DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat

(c) 2003 EPO. All rts. reserv.

10056842

Basic Patent (No, Kind, Date): JP 3171716 A2 910725 < No. of Patents: 001>

THIN FILM SEMICONDUCTOR (English)

Patent Assignee: RICOH KK; RICOH GEN ELECTRON RES INST

Author (Inventor): IRINODA MITSUGI; HINO TAKESHI; SATO YUKITO; OTAKA KOICHI

IPC: *H01L-021/20; H01L-021/263; H01L-021/336; H01L-029/784

CA Abstract No: 115(24)268600F Derwent WPI Acc No: G 91-262746 JAPIO Reference No: 150412E000117 Language of Document: Japanese

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 3171716 A2 910725 JP 89311046 A 891130 (BASIC)

Priority Data (No,Kind,Date): JP 89311046 A 891130

DIALOG(R)File 347:JAPIO

(c) 2003 JPO & JAPIO. All rts. reserv.

03508816 **Image available**

THIN FILM SEMICONDUCTOR

PUB. NO.: **03-171716** [JP 3171716 A]

PUBLISHED: July 25, 1991 (19910725)

INVENTOR(s): IRINODA MITSUGI

HINO TAKESHI SATO YUKITO OTAKA KOICHI

APPLICANT(s): RICOH CO LTD [000674] (A Japanese Company or Corporation), JP

(Japan)

RICOH RES INST OF GEN ELECTRON [488199] (A Japanese Company

or Corporation), JP (Japan)

APPL. NO.: 01-311046 [JP 89311046]

FILED: November 30, 1989 (19891130)

INTL CLASS: [5] H01L-021/20; H01L-021/263; H01L-021/336; H01L-029/784

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS)

JOURNAL: Section: E, Section No. 1124, Vol. 15, No. 412, Pg. 117,

October 21, 1991 (19911021)

ABSTRACT

PURPOSE: To prevent the etching of a transparent quartz substrate, when a surface protecting layer consisting of silicon oxide is etched and removed, to prevent deterioration of the transparency thereof by interposing a silicon nitride layer and a silicon oxide layer between the transparent quartz glass substrate and a monocrystalline silicon layer.

CONSTITUTION: A silicon nitride film 202 and a silicon oxide film 203 are formed in this order on a substrate 201 by using a low pressure chemical vapor growth device. A silicon layer 204 is formed on this silicon oxide layer and processed to form stripe pattern. Then, a silicon oxide film 205 is formed thereon to provide a surface protecting layer when melting and recrystallization are carried out. Next, this polycrystalline silicon film 204 is formed into a single crystal. After the formation into a single crystal is completed, the surface protecting layer 205, which is the silicon oxide film, is etched and removed by buffer hydrofluoric acid solution. At that time, bad influence on the quartz glass substrate can be prevented by the presence of the silicon nitride film layer 202 and the silicon oxide film layer 203.

⑫ 公 開 特 許 公 報(A) 平3-171716

®Int. Cl. 5 H 01 L

識別記号

庁内整理番号

@公開 平成3年(1991)7月25日

21/20 21/263

7739-5F

9056-5F H 01 L 29/78 3 1 1 Z :×

審査請求 未請求 請求項の数 1 (全7頁)

図発明の名称 薄膜半導体

> 20特 願 平1-311046

22出 願 平1(1989)11月30日

70発 明 者 入 野 H

盲

威

宮城県名取市高館熊野堂字余方上5番地の10 リコー応用

電子研究所株式会社内

⑫発 明 者 $\boldsymbol{\mathsf{H}}$ 野

宮城県名取市高館熊野堂字余方上5番地の10 リコー応用

電子研究所株式会社内

⑫発 明 者 佐 藤 人 宮城県名取市高館熊野堂字余方上5番地の10 リコー応用

電子研究所株式会社内

创出 願人 株式会社リコー

の出 願人 リコー応用電子研究所 東京都大田区中馬込1丁目3番6号 宮城県名取市高館熊野堂字余方上5番地の10

株式会社

個代 理 人 弁理士 友松 英爾

明

最終頁に続く

書

発明の名称

瀬 膜 半

- 2. 特許請求の範囲
 - 1. 透明石英ガラス基板と単結晶シリコン層と の間に窒化シリコン層と酸化シリコン層を介 在させたことを特徴とする薄膜半導体。
- 3. 発明の詳細な説明

(技術分野)

(

本発明は、透明石英ガラス銭板上に単結晶シ リコン層をもつ薄膜半導体に関する。

(従来技術)

画像説み取り用として長尺化した一次元フォ トセンサーや、大面積化した二次元フォトセン サー等の画像読み取り装置の走査回路部、被贔 (LC)やエレクトロクロミック材料(EC)ある いはエレクトロルミネッセンス材料(E L)を使 用した画像表示デバイスの駆動回路部は、それ らのデバイスの大型化に伴って、所定の基板上 に形成したシリコン薄膜を素材として形成した

薄膜トランジスタを用いることが提案されてい る。これらのトランジスタ形成に用いるシリコ ン薄膜としては非晶質あるいは多結晶シリコン 薄膜が使用されることが多いが、その理由とし てはこれらの材料が大面積基板上に比較的容易 に形成できるためである。

近年これらのデバイスへの高速化、高機能化 の要求が高まり、それに伴い駆動部の薄膜トラ ンジスタの性能の向上が必要とされるようにな ってきたが、上記非晶質シリコンあるいは多結 晶シリコン薄膜で形成した薄膜トランジスタの 移動度は非晶質シリコン薄膜トランジスタで0. 1~1.0cm/v·sec、多結品シリコントランジス タで1.0~10cd/v·sec程度であり結晶シリコ ンで形成されるトランジスタの移動度~600cd /v·secには到底及ばない。そのため大面積基 板上に単結晶シリコン薄膜を形成する必要性が 窩まっている。

絶縁性材料上に単結晶シリコン薄膜を形成す る技術はSOI技術として近年盛んに研究され

ているが多くは集積回路の高性能化を主たる目 的として行われてきたので研究の重点がシリコ ンウェハーを用いた3次元LSIの実現に向け られている。上述の読み取り用あるいは画像表 示用デバイスの場合にはその大面積化の要求の ためにシリコンウェハー上には形成できず、比 較的大面積が形成可能なガラス等を基板材料と して用いることが多い。このようなガラス基板 上での単結晶シリコン薄膜の形成に関しては研 究例が少ないが石英ガラス基板上で多結晶シリ コン薄膜を形成し、その上に表面保護層として SiO.層を形成し、SiO.ガラス基板とSiO. 表面保護層にはさまれた多結晶シリコン層を溶 融再結晶化させた場合(特開昭59-79518号)に は、(100)配向した単結品の再結品化膜が得ら れる。このような手法は帯域溶融再結晶化法(2 one Helt Recrystallzation 法、以下ZMR法 と略す)と呼ばれている。多結晶シリコン層を 溶融させる方法として、ストリップヒーター法、 髙周波加熱カーポンサセプタ法、ランプ法、レ

下にある非晶質シリコンあるいは多結晶シリコ ン層を溶融再結晶化した後、表面保護層をエッ チングにより除去する際、石英ガラス基板に悪 影響がでるのを防止する点にある。

また、本発明の目的は、表面保護層のエッチ ングにより段差が発生するのを防止する点にあ る.

(樽 f.Øa

()

本発明の薄膜半導体は透明石英ガラス基板と 単結晶シリコン層との間に窒化シリコン層と酸 化シリコン層を介在させたことを特徴としてい

第1図-1を参照しつつ本発明の構成要素に ついて述べる。

101は本薄膜半導体材料の基板である透明石 英ガラスである。この透明石英ガラス基板は溶 融石英あるいは合成石英によって作られ、厚さ は通常0.3~5mmであり、窒ましくは0.5~1.5 mである。

102は窒化シリコン層である。この層はシリ

ーザー加熱法等が知られている。

このようにして得られた石英ガラス上のシリ コン再結晶化膜を材料としてトランジスタを形 成する場合表面保護層であるSiOz膜をエッチ ングにより除去する必要がある。しかしながら 表面保護層のSiO。膜は基板に用いている石英 ガラスと構造上差が無く保護層SiO.膜のエッ チングにともない基板の石英ガラスもエッチン グされる。そのための保護層SiOz膜を除去し たシリコン再結晶化膜は再結晶化膜と石英ガラ ス基板の間に石英ガラスのエッチングの為に段 差を生じ、これが原因となり作成したトランジ スタに断線が生じる場合があり、トランジスタ の信頼性あるいは歩留り上の問題点であった。 また遊しい段差が生じないまでも基板石灰ガラ スのエッチングにより基板の透明性が損なわれ たり、あるいは表面性が劣化するなどトランジ スタ作成プロセス上はなはだ不都合があった。 約) (目

本発明の目的は、前述のように表面保護膜の

コンや窒素を含んだ各種原料ガスを分解するこ とにより成膜するCVD法、あるいはスパッタ 法、真空蒸着法等の各種成膜方法やイオン注入 法を用いて形成する。この窒化シリコン層は、 溶融再結晶化に用いられる酸化シリコンの表面 保護膜をエッチングにより除去する時の石英ガ ラス基板のエッチングストッパとなるものであ るから、その膜厚は、溶融再結晶化に用いる酸 化シリコンの表面保護膜の膜厚と、この表面保 護膜を除去する時に用いられるエッチング法に おける酸化シリコン表面保護膜と窒化シリコン 膜とのエッチングレートにより規定されるもの であるが、この窒化シリコン膜の主成分である Si,N。の熱膨張係数は石英ガラスの熱膨張係 数に比較して、約10倍大きいため、窒化シリコ ン膜の膜厚を過剰に厚くすると双方の材料の熱 膨張係数の差により生じる応力により窒化シリ コン膜が破壊される。そのため基板石英ガラス の保護のために用いられる窒化シリコン膜の膜 厚は0.5μm以下、望ましくは0.15μm以下であ

る.

103は窒化シリコン層の上部に形成された酸 化シリコン層である。この層は再結晶化膜を安 定に形成させるために必要である。この酸化シ リコン膜がなくても窒化シリコン膜により基板 石英ガラスはエッチングから保護されるが、溶 融再結晶化を行なう時に、溶融シリコンのball up等の現象が頻繁に発生し、安定に再結晶化 膜を得ることが困難である。しかし本発明のご とく窒化シリコン膜の上に酸化シリコン膜を形 成した場合には、上記のようなball up等の現 象が発生せず、窒化シリコン膜がなく直接石英 ガラス基板上に再結晶化膜を形成する場合と同 様に安定に再精晶化膜を得ることができる。酸 化シリコン層はシリコンや酸素を含んだ各種原 料ガスを分解することにより成膜するCVD法、 あるいはスパッタ法、真空蒸射法等の各種成膜 方法やイオン注入法を用いて形成する。膜厚は 0.01μm~0.5μmで、望ましくは0.05μm~0.2 μ вである。

厚は0.5μm~5μmとし、望ましくは1.0μm~2. 0μmとする。この酸化シリコンの表面保護層は溶融再結晶化法によりシリコン層を単結晶化した後にエッチングにより除去される。このようにして本発明の薄膜半導体が得られる。

〔実 施 例〕

 $(\)$

以下、本発明の実施例について具体的に説明する。

溶融再結晶化法により単結晶化されるシリコン層104は多結晶シリコン、あるいは非晶質シリコンで構成される。このシリコン層はシリコンを含んだ各種原料ガスを分解することにより成膜するCVD法、あるいはスパッタ法、真空展光法等の各種成膜方法を用いて酸化シリコン層上に形成する。膜厚は0.1μm~5μmとし、窒ましくは0.1μm~1.5μmとする。この再結晶化されるシリコン層はデバイスを形成する場合の必要に応じてストライプ状等に微細加工される場合もある。

表面保護層105は溶融再結晶化法により、前記多結晶シリコン層や非晶質シリコン層を単結晶シリコン層に変換するための熱処理を行ううえで不可欠なものである。

本発明では表面保護層として酸化シリコンを 用いる。形成法としては、シリコンや酸素を含 んだ各種原料ガスを分解することにより成膜す るCVD法、あるいはスパッタ法、真空蒸着法 等の各種成際方法やイオン注入法等がある。膜

実施例1

第2 図を用いて本発明の実施例のひとつを説明する。

基板 201には厚さ1.0mの合成石英ガラスを用いた。このガラス基板を常法により洗浄し、減圧化学気相成長装置(LPCVD装置)を用いて、窒化シリコン薄膜 202及び酸化シリコン薄膜 203をこの順で形成した。窒化シリコン薄膜、酸化シリコン薄膜の形成条件、及び膜厚は次の通りである。

1) 意化シリコン

圧 カ:1.0Torr

ガス流量: SiH。 2 m2/sec N H a 50 m2/sec

基板温度:900℃

膜 厚: 0.1 μ m

2) 酸化シリコン

圧 カ:2.0Torr

ガス流量: SiH。 1 ml/sec N₂O 50 ml/sec

基板温度:750℃

膜 厚: 0.03 μ m

統いてこの酸化シリコン層の上にLPС V D 装置を用いて溶融再結晶化法により単結晶化されるシリコン層 204として多結晶シリコン薄膜を形成した。その膜厚は0.35 μ a である。

つぎにこの多結品シリコン薄膜204をフォトトリッグラフィーの手法により第3回に示すれいて、統100μmのストライプ状に加工した。統い置と明立なの多結品シリコン204の上にLPCVD技管との多結品シリコン薄膜205を厚さ1.2μmに形成にこの多結品シリコン薄膜を第5回の上に近りでは、30名は記り単結品化した。301は試料、302は石ブル、304はカーボンサセプタ、305は製料を移動するためのワークコイル、304はカーボンサセプタ、305は製料を移動するための石英製制があるための石が、307は可変できるモータ駆動による駆動による取りによるできるモータを開動による駆動によるできるモータを開動によるを関リコン膜は緩衝フッ酸溶液でエットと

膜 厚:0.075 µ m

2) 酸化シリコン碲膜の形成条件

圧 カ: 5 × 10⁻² Torr

Arガス雰囲気(酸素ガス0.5sccm導入)

高周波電力: 5 W/of

基板温度:200℃

 $(\dot{})$

膜 厚:0.035 µ m

続いてこの酸化シリコン層の上にスパッタ法を 用いて溶験再結晶化法により単結晶化されるシ リコン層 204として非晶質シリコン薄膜を形成 した。その際原は0.5μmである。

次にこの非晶質シリコン薄膜 204をフォトリソグラフィーの手法により第 3 図に示すごとく 幅 100 μ mのストライプ状に加工した。続いてこの非晶質シリコン 204の上にスパッタ法を用いて溶融再結晶化の時の表面保護層となる酸化シリコン薄膜 305を厚さ1.5 μ mに形成した。つぎにこの非晶質シリコン薄膜を第 6 図に示すような A r レーザー光を用いた溶融再結晶化装置により単結晶化する。501は A r レーザー、502は

グすることにより除去した。以上の方法で本発 明が開示する薄膜半導体が得られる。

実施例2

第2図を用いて本発明の他の実施例を説明する

基板 201は厚さ1.6 mm の溶融石英ガラスを用いた。このガラス基板を常法により洗浄し、イオンビームアシステド高周波スパッタ法を用いて窒化シリコン薄膜 202を、また高周波スパッタ法により酸化シリコン薄膜 203をこの順で形成した。窒化シリコン薄膜、酸化シリコン薄膜の形成条件、及び膜厚は次の通りである。

1) 窒化シリコン薄膜の形成条件

圧 カ: 3×10-*Torr

N.ガス雰囲気

高周波電力:5W/di

基板温度:400℃

Nェイオン照射条件

加速電圧:1000V

シリンドリカルレンズ、503は試料、504は試料 移動ステージ、505はコントローラである。再 結晶化が完了した後に表面保護層の酸化シリコ ン膜は緩衝フッ酸溶液でエッチングすることに より除去した。以上の方法で本発明が開示する 漆膜半導体が得られる。

実施例3

第2 図を用いて本発明の他の実施例を説明する。

基板 201は厚さ1.0 mm の合成石英ガラスを用いた。このガラス基板にイオン注入法を用いて窒化シリコン膜 202 および酸化シリコン膜 203を形成した。形成の手順は以下の通りである。

石英ガラス基板を常法により洗浄し、LPC VD法により多結晶シリコン薄膜を0.1μπの厚さで成膜し、窒素イオンを加速電圧30keV、ドーズ量2.4×10^{1*}/cdで注入した。ついで、LPCVD法により多結晶シリコン薄膜を0.05μmの厚さで成膜し、酸素イオンを加速電圧10keV、ドーズ量2×10^{1*}/cdで注入した。注入後の試 料は不活性雰囲気中で1000℃、2時間が中アニール処理した。SIMSによる分析の結果この基板の表面から0.07μmの深さまで酸化シリコンであることが判かった。このような手順で作成した基板の上にプラズマCVDの手法を用いて非品質シリコン離膜204を形成した。その膜解は0.5μmである。

次にこの非晶質シリコン薄膜 204をフォトリングラフィーの手法により第4図(A),(B)に示すごとく、100μm×100μmのピットが200μピッチでならび、各ピットが幅20μmのストライプでつながれる速結島状パターンに加工する。

次に前記非品質シリコン薄膜204上に表面保護層205として酸化シリコンをEB蒸着法により障区2.0μmで形成する。

以上の方法で作成した薄膜半導体を第6図に示すようなArレーザーを用いた溶融再結晶化 装置により単結晶化する。再結晶が完了した後 に表面保護層の酸化シリコン膜はCF。を用い たプラズマエッチングで除去した。以上の方法

評価結果を表ー1に示す。本発明が開示するような構成をとらないシリコンの薄膜半薄体材料は、石英ガラス基板の透明度が悪く、基板内に最大1・2μmもの段差が発生しており、かつごのような基板上に作成したMOSトランジスタにおける断線は皆無であった。

表	-	1
3 33	_	1

	**	-	
	え=5145人の 光の透過率	基板内の段差	断線による トランジス タ不良率
実施例1	99%以上	最大 100Å 平均 50Å	0
実施例2	99%以上	最大 120Å 平均 70Å	0
実施例3	99%以上	最大 70 A 平均 45 A	0
本発明の構成 をとらない薄 膜 半 薄 体	87%	最大 1.2μ 平均 1.05μ	25 %

で本発明が開示する薄膜半導体が得られた。

以上3つの実施例により得られたシリコンの 単結品薄膜半導体、及び比較のために本発明の ように基板保護のための窒化シリコン膜層、及 び酸化シリコン膜層を形成しないで透明石英ガ ラス基板上に作成した溶融再結品化法による単 結シリコン藤膜半導体について

- ① 透明石英基板の透明度
- ② 基板上に生じた段差
- ③ デバイス形成時の配線の断線
- の3項について評価した。

各々の項目の評価法としては、①の渡明度については、波長5145人のArレーザー光の透過率を測定することで評価した。②の段差については、再結晶化シリコン層をエッチングにより除去し、基板上に発生している段差を触針式の段差計により計測し段差の平均値と最大値を比較した。③ 20mm×20mmの大きさの基板中にMOSトランジスタを通常の手法で100個製作し、配線中に断線が生じているものをかぞえあげた。

〔効果〕

4. 図面の簡単な説明

第1 図は、多結品シリコン層または非晶質シリコン層104をストライプ状に加工しない場合の積層構造物の断面図であり、第2 図は、多結品シリコン層または非晶質シリコン層104をストライプ状に加工した場合の積層構造物の断面図である。第3 図および第4 図は、前記ストラ


特開平3-171716 (6)


ィブ状の形態の具体例を示すものである。第3 図、第4図(A)はその平面図であり、第4図 (B)はその断面図である。第5図は、カーボン サセプタ高周波加熱溶融再結晶化装置を示し、 第6回は、Arレーザー光を用いた溶融再結晶 化装置を示す。

- 103 図 -102

101

第 2 図






3 図

第

4 図

()



第 5 図

第1頁の続き

()

®Int.Cl.⁵

識別記号 庁内整理番号

H 01 L 21/336 29/784

②発 明 者 大 高 剛 一 宮城県名取市高館熊野堂字余方上5番地の10 リコー応用 電子研究所株式会社内